薄膜電容器:元器件芯片壓點的質量分析
發布人: 發布日期:2017-9-29 10:11:44
薄膜電容器:元器件芯片壓點的質量分析
電子系統的高可靠性依賴于元器件的可靠性。元器件的高可靠性,在性能指標上,除了具有長壽命、大功率、高頻率外,在產品質量指標上,要具有抗輻射、抗靜電、抗閂鎖(CMOS),高密封性。在電氣性能上要具有低功耗、耐壓、耐高溫、耐低溫及在惡劣環境下的適應能力。在器件鍵合質量上又不得不提出新的高標準要求。這就要求科技人員在鍵合質量上不得不做深入的研究和探索工作。元器件鍵合點的任何松動和脫落,會導致電子整機系統失靈、程序錯亂、目標丟失,帶來的后果不堪設想。因此,元器件的鍵合質量的控制(包括引線鍵合和芯片鍵合)是必不可少的。元器件鍵合質量是軍工產品質量控制、生產過程控制中的重點之重。
鍵合質量分析包括引線鍵合和芯片鍵合。引線鍵合分析包括芯片壓點、Si-Al絲、外殼壓點。芯片鍵合分析主要討論導電膠對芯片鍵合質量的影響。
元器件芯片壓點的質量分析
引線鍵合一般要通過嚴格的芯片鏡檢,但在芯片鈍化層的制造過程中,一般采用聚酰亞胺(P-I)、Si3N4及PSG鈍化膜。PSG作為民品芯片鈍化層。Si3N4鈍化層經過刻蝕后,芯片壓點比較正常。特別是采用聚酰亞胺(P-I)作為鈍化保護層時,局部壓點偶然出現異常,壓點顏色不均勻。